电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: Silicon Labs推出最低抖动网络同步时钟芯片 [打印本页]

作者: yuchengze 时间: 2017-5-25 11:16 标题: Silicon Labs推出最低抖动网络同步时钟芯片

互联网基础设施应用领域中高性能时钟解决方案的领先供应商Silicon Labs(芯科科技有限公司，NASDAQ：SLAB)今日宣布推出业界具备最高性能和成本效益的分组数据包交换网络同步时钟IC。新型的Si5348时钟IC是高集成度的符合标准的解决方案，拥有最好的抖动性能、业内最小尺寸和最低功耗。Si5348时钟IC使得硬件设计人员能够为Synchronous Ethernet(SyncE)、IEEE 1588v2、以及无线和电信基础设施、宽带网络(例如G.fast DSL和PON)、数据中心应用中的通用频率变换提供理想的“片上时钟树”解决方案。SyncE和IEEE 1588已经成为越来越受欢迎的实现分组数据包交换网络同步的方法。随着这些技术的日益普及，网络设备设计人员苛求更加灵活、更具成本效益的时钟解决方案，并且易于集成到现有的硬件架构之中。传统的网络同步时钟通常采用从传统Stratum 3时钟IC发展而来的较僵化的同步时钟芯片架构，它并没有针对芯片封装尺寸、功耗、性能而优化。
与传统同步时钟方案相比，Si5348时钟方案的封装尺寸减少50%，功耗降低35%，抖动降低80%。这些优势使硬件设计人员能够简化分组网络同步设计的难度，同时提高系统的性能。Si5348架构采用Silicon Labs经过市场验证的第四代DSPLL®技术，提供最佳抖动性能的时钟解决方案，完全满足IEEE 1588、SyncE和Stratum3时钟需求，使得该芯片能够被广泛用于各类时钟卡和线卡的时钟架构的应用。此外，Si5348时钟的设计也容易与运行在外部主机处理器上的IEEE 1588软件进行互操作，进一步简化了系统集成难度。
Silicon Labs时钟产品营销总监James Wilson表示：“当前，网络正在从电路交换系统转换到分组数据包交换系统，以便提高效率、灵活性和成本效益。随着SyncE和IEEE 1588的广泛采用，设备制造商正在寻求一些解决方案，这些解决方案可以使成本最小化，以及降低在设计中添加分组数据包交换网络同步的复杂度。Silicon Labs新型的Si5348分组网络同步时钟能够提供最佳的抖动性能、频率灵活性、能效和尺寸，使得硬件设计人员能够采用片上时钟树解决方案优化产品设计。”
在分组数据包时钟应用中，高稳定性的振荡器在定义频率、定时和相位精确度等网络整体性能方面起到关键性的作用。网络拓扑通常会指定网络中各节点所需的温控晶体振荡器(TCXO)或恒温晶体振荡器(OCXO)类型。Si5348时钟支持通用的参考时钟输入端口，这使得该芯片能够与任何频率TCXO/OCXO搭配使用。
作为Si5348产品开发的一部分，Silicon Labs已经与Rakon合作推出了用于各类SyncE和IEEE 1588应用的综合解决方案。Rakon公司应用营销经理Ullas Kumar表示：“Rakon为SyncE和IEEE 1588应用提供业内最广泛的TCXO和OCXO产品组合。通过与Silicon Labs合作，我们为客户提供能够轻松优化应用的定时解决方案，兼具优异的频率、稳定性、寿命和成本，同时确保与MTIE和TDEV所需ITU-T规范的兼容性。”

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)