标题:
解读FinFET存储器的设计挑战以及测试和修复方法
[打印本页]
作者:
yuchengze
时间:
2017-5-25 21:13
标题:
解读FinFET存储器的设计挑战以及测试和修复方法
同任何
IP
模块一样,存储器必须接受测试。但与很多别的
IP
模块不同,存储器测试不是简单的通过
/
失败检测。存储器通常都设计了能够用来应对制程缺陷的冗余行列,从而使片上系统(
SoC
)良率提高到
90%
或更高。相应地,由于知道缺陷是可以修复的,冗余性允许存储器设计者将制程节点推向极限。测试过程已经成为设计
-
制造过程越来越重要的补充。
存储器测试始终要面临一系列特有的问题。现在,随着
FinFET
存储器的出现,需要克服更多的挑战。这份白皮书涵盖:
FinFET
存储器带来的新的设计复杂性、缺陷覆盖和良率挑战
怎样综合测试算法以检测和诊断
FinFET
存储器具体缺陷
如何通过内建自测试(
BIST
)基础架构与高效测试和维修能力的结合来帮助保证
FinFET
存储器的高良率
虽然这份白皮书以
FinFET
工艺(制程)为重点,但其中很多挑战并非针对特定制程。这里呈现的存储器测试的新问题跟所有存储器都有关,无论是
Synopsys
还是第三方
IP
供应商提供的或是内部设计的。
FinFET
与平面工艺比较
英特尔首先使用了
22nm FinFET
工艺,其他主要代工厂则在
14/16nm
及以下相继加入。自此,
FinFET
工艺的流行
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0