电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

最近在用lattice 的machxo系列的cpld，关于一些系统时钟问题还搞不太清楚，希望能有人帮帮我，谢谢！

pdf上说系统提供 four primary clocks and four secondary clocks.这些时钟用来干吗的？需要我们配置吗？
我在设计时好像没有设计到这些全局时钟啊！所有很困惑。

还有就是这些时钟是产生于 four 16:1 muxes ,其中有3种来源 1是from pins ,2是 form routing signals 当然还有pll，我不明白的是 routing signals,它即不是来自外部引脚，也不是PLL，那它是哪里来的呢，是内部产生的吗，如果是那它的频率是如何设置的呢？

谢谢！！

“这些时钟用来干吗的？需要我们配置吗？
”时钟，全局时钟在cpld上都是一种资源。里使用clk上升或下降沿时，clk就是这种资源。你的所有资源都是有系统分配的，不需要配置，除非使用不当。