电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 高手，帮我分析一下此图的原因，谢谢。。 [打印本页]

作者: huoxingshu1218 时间: 2007-7-22 21:12 标题: 高手，帮我分析一下此图的原因，谢谢。。

这个图是quartus在线逻辑分析仪仿真出来的，其中，wr，rd，mcu_cs均是51单片机上的，在我的记忆中读，写信号是不能同时为低的。但是现在···

其中我们已经在fpga与单片机的片选，读，写之间加了一个电阻，并且，再单独仿真接口时，是没有出现此状况的。

希望高手帮忙分析一下。。

图片附件: [高手，帮我分析一下此图的原因，谢谢。。] dBZuVczm.bmp (2007-7-22 21:12, 262.55 KB) / 下载次数 798
http://bbs.eccn.com/attachment.php?aid=2212&k=2bdee510a97eeee7ec4cc64bd6238c5e&t=1718476599&sid=erTf2M

作者: 仙猫 时间: 2007-7-23 08:11

QUOTE:

以下是引用huoxingshu1218在2007-7-22 21:12:00的发言：

这个图是quartus在线逻辑分析仪仿真出来的，其中，wr，rd，mcu_cs均是51单片机上的，在我的记忆中读，写信号是不能同时为低的。但是现在···

信号的生成条件都不给出，怎么分析？

作者: huoxingshu1218 时间: 2007-7-23 09:28

此信号是在连续读的情况下，一个读有效的时序，但是wr变低是不定期地出现，想知道其原因。。

作者: 仙猫 时间: 2007-7-23 11:44

4a...CPU的读写不该同时出现，再说读、写、CS的长度也相差得忒悬殊了，不像是CPU自己发的。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)