Board logo

标题: 求助,帮忙分析此图 [打印本页]

作者: huoxingshu1218    时间: 2007-7-22 21:20     标题: 求助,帮忙分析此图

这个图是quartus在线逻辑分析仪仿真出来的,其中,wr,rd,mcu_cs均是51单片机上的,在我的记忆中读,写信号是不能同时为低的。但是现在···,

此信号为从fpga连续读数据是仿真到的,并不是所有的rd时都出现这个,但是还是很多的,三次出现一次吧。

其中我们已经在fpga与单片机 的片选,读,写之间加了一个电阻,并且,再单独仿真接口时,是没有出现此状况的

uFU0uHND.bmp


图片附件: [求助,帮忙分析此图] uFU0uHND.bmp (2007-7-22 21:20, 262.55 KB) / 下载次数 550
http://bbs.eccn.com/attachment.php?aid=2213&k=98937e99aaeb16c5921f4ce0c27e5061&t=1718522863&sid=22pF8C


作者: huoxingshu1218    时间: 2007-7-23 09:31

此信号是在连续读的情况下,一个读有效的时序,但是wr变低是不定期地出现,想知道其原因。。






欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) Powered by Discuz! 7.0.0