标题:
数字电路 三态
[打印本页]
作者:
look_w
时间:
2017-9-22 19:42
标题:
数字电路 三态
三态指其输出既可以是一般二值逻辑电路,即正常的
高电平
(逻辑1)或
低电平
(逻辑0),又可以保持特有的
高阻态
。
高阻态是一个数字电路里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,
和没接一样,类似于引脚悬空
,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定。
处于高阻抗状态时,输出电阻很大,
相当于开路
,没有任何逻辑控制功能。高阻态的意义在于实际电路中不可能断开电路。三态电路的输出逻辑状态的控制,是通过一个输入引脚实现的。
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0