标题:
IC设计基础系列之CDC篇7:从CMOS到触发器(五)
[打印本页]
作者:
look_w
时间:
2017-11-4 13:57
标题:
IC设计基础系列之CDC篇7:从CMOS到触发器(五)
2
、常见的锁存器结构
很显然,上面的那种交叉耦合反相器没有输入,是存储不了输入的数据的了,因此就需要有输入的类似
“
交叉耦合反相器
”结构的双稳态电路,锁存器应运而生了,最常见最基本的锁存器是
S-R
锁存器,然后常见常用的锁存器是
D
锁存器,下面就逐步看看他们的结构和工作原理吧。
①
SR
锁存器
在数字电路里面,
SR
锁存器是最简单的时序单元,它由一对交叉耦合的或非门构成,如下所示:
主要功能就是通过输入的
S
、
R
端分别控制
Q
进行置位(
set
)和复位(
reset
)。下面我们就对这个电路的分析:
二输入或非门的功能是,只要有一个输入为
1
,输出就为了
0
。这
SR
锁存电路在正常情况下,输入
RS
的组合之一
4
种可能,即
00
、
01
、
10
和
11
,下面我们就来看看这
4
种输入对输出
Q
的影响:
·
输入
R=0
,
S=0
时:对于或非门
N1
,输入是
0
和
Q
’
,由于
Q’
不知道是
0
还是
1
,因此
Q
的输出不能确定;对于或非门
N2
,输入是
0
和
Q
,由于不知道
Q
的值,因此
Q
’也不能确定
...
这就无限循环下去了,于是我们像
交叉耦合反相器
那样进行输出假设:
A
,假设原来的状态
Q=0
时,对应的原来状态就是
Q
’=1
;那么
N2
的输入就是
0
和
0
,输出
Q
’
=1
,这样子就巩固了原来的状态
Q
’=1
;
Q
’=1
,对于
N2
,输入就是
0
和
1
,输出
Q=0
,也巩固了原来的状态,也就是与原来的假设一致。所以这个状态可以稳定下来,也就是当输入
SR=00
时,输出
Q=1
,
Q
’=0
是可以存在的,如下图所示:
B
,
假设原来的状态
Q=1
时,对应的原来状态就是
Q
’=0
;那么
N2
的输入就是
0
和
1
,输出
Q
’
=0
,这样子就巩固了原来的状态
Q
’=0
;
Q
’=0
,对于
N2
,输入就是
0
和
0
,输出
Q=1
,也巩固了原来的状态,也就是与原来的假设一致。所以这个状态可以稳定下来,也就是当输入
SR=00
时,输出
Q=0
,
Q
’=1
是也是可以存在的,如下图所示:
由此可见,只要原来的状态一定了,那么输入
SR=00
时,输出也就是原来的状态。
·输入
S=1
,
R=0
时,根据或非门的功能,由于
S=1
,
N2
的输出
Q
’= 0
;于是
N1
的输入就是
00
,输出
Q
就等于
1
;然后
Q=1
反馈回
N2
的输入,让
N2
的输出稳定为
0
,从而让
Q
的输出稳定为
1
;输入
SR=10
时,输出
Q=1
,称为置位功能。(这里我们看一下,在
SR=10
时,
S
的信号稳定多久输出
Q
和
Q
’
才稳定下来:
S=1
到来,首先经过
N2
的门延时
t1
,然后是
Q
’
反馈回
N1
的线延时
t2
,接着是
N1
的门延时
t3
,再然后是
Q
反馈回
N2
的门延时
t4
,也就是有
2
个门延时和两个线延时,这是对于
Q
’
的;对于
Q
还有增加一个
N2
门延时和一个
Q
’
反馈回
N1
输入的线延时)如下图所示:
从上面的分析中,我们知道输入
S=1,R=0
时,输出
Q=1
,也就是置位的功能。
·当
S=0
,
R=1
时,这种情况跟
SR=10
类似,只不过是输出
Q=0
,也就是复位的功能。
·当
S=1
,
R=1
时,根据或非门的功能知道,输出
Q=0
,
Q
’=0
。很显然这时候
Q=Q
’了,这跟我们给输出取值的字面意义是相反的,我们把这种状态称为
错误
输出,这是要注意的。这里需要说明的是,
S
和
R
都有效是没有意义的,锁存器不能同时被复位和置位,这样会引起输出都是
0
的混乱电路反应。
通过上面的分析,我们知道,
SR
锁存器可以具有锁存数据的功能:在
S
有效时,复位输出
Q=1;
在
R
有效时,输出复位
Q=0;
当
S
和
R
都无效时,就会保持前一个状态的输出。
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0