电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 数字电路设计之仿真时碰到的小问题 [打印本页]

作者: look_w 时间: 2017-11-7 16:39 标题: 数字电路设计之仿真时碰到的小问题

第一点：

初始化 XXX

#10 i_datain <= {`PUSH, 9'b000001111};

#10 i_datain <= {`SUB0, `gr3,  `gr1, `gr0};
#80 i_datain <= {`SUB1, `gr3,  `gr1, `gr0};
这一段中的80的延时居然是给前面的SUB0指令的，我看了很久才发现。原来是开始初始化XXX延时10，接着是读入PUSH再延迟10，接着读入SUB0延时80，最后读入SUB1。
那就是
初始化 XXX    #10;
i_datain <= {`PUSH, 9'b000001111};    #10;
i_datain <= {`SUB0, `gr3,  `gr1, `gr0};    #80;
i_datain <= {`SUB1, `gr3,  `gr1, `gr0};
这样好像更好看一些。
第二点：
就是使用软件仿真的时候，时间一定要设置好，否则要检查很久才能看出！

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)