标题:
用Verilog-HDL编个加法器下载到测试版怎么实现啊？
[打印本页]
作者:
hmily02321
时间:
2007-8-2 16:35
标题:
用Verilog-HDL编个加法器下载到测试版怎么实现啊？
本人刚刚学习Verilog-HDL不太懂，那位高手帮帮忙啊
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0
