我现在想在fpga中编一个模块，实现51单片机通过它，来控制高速的ad，da，并且存到sram中，前几天编了一下，测试sram的程序，仿真时看时序图是对，但是到硬件上，就总是状态出错，所以想换个思路，特来请教各位高手。。

其实思路也就只有这些，

对ad da高速控制就不用说了。用硬件数子电路实现。

而FPGA对sram的控制可以自己写控制器，也可以用nios，从nios里面调sram的控制器。

不过sram的控制时序比较简单，可以用硬件数子电路实现。

还有你说时序实现的时候不对。你找找原因，比如使用先低频读写 等等。

你说的我还是有点不明白，其实我们是为了九月份的比赛来准备系统，其中包括，51单片机，还有fpga板，而现在遇到的问题是高速高精的adda，都在fpga板上了（因为单片机的速度不够），所以要51给ｆｐｇａ一些指令如，ａｄ的采样率，采集个数，还有ｓｒａｍ的首地址等等，ｆｐｇａ在接到这些数据后就自动执行完成采集，回放等等，我的计划：在ｆｐｇａ中有两级控制模块。第一级：将51的四个8ｂｉｔ数据转换成16ｂｉｔ的地址和数据，然后根据译码来控制相应的器件，第二级是一个数据寄存器，来存储数据

第二级我有点思路，现在就是第一级的功能有点复杂，对于我这个ｖｅｒｉｌｏｇ的初学者有点难，多特来请教一下，希望各位高手指点一二。。。

[此贴子已经被作者于2007-8-4 9:32:11编辑过]