标题: Nios II 和SDRAM时钟相位计算 [打印本页]
作者: caopengly 时间: 2007-8-6 11:39 标题: Nios II 和SDRAM时钟相位计算
SDRAM和Nios II连接的典型电路框图如下图所示。SDRAM和System使用同一个PLL输出时钟，可以保证System Clock和SDRAM Clock的相对抖动比较小。外部晶振的时钟送入PLL，然后由PLL产生两个同频的时钟一个供给Nios II系统使用，另一个供给SDRAM使用。（把PLL设置成Zero Buffer Mode可以比较方便地控制SDRAM Clock和输入时钟Extern Clock的相位关系。）Nios II系统中的SDRAM控制器和SDRAM通过双向数据线以及其它的单向控制线和SDRAM相连。
SDRAM和Nios II连接的典型电路框图如下图所示。SDRAM和System使用同一个PLL输出时钟，可以保证System Clock和SDRAM Clock的相对抖动比较小。外部晶振的时钟送入PLL，然后由PLL产生两个同频的时钟一个供给Nios II系统使用，另一个供给SDRAM使用。（把PLL设置成Zero Buffer Mode可以比较方便地控制SDRAM Clock和输入时钟Extern Clock的相位关系。）Nios II系统中的SDRAM控制器和SDRAM通过双向数据线以及其它的单向控制线和SDRAM相连。
[attach]2274[/attach]
[此贴子已经被作者于2007-8-6 11:53:03编辑过]
作者: wushuming 时间: 2007-8-6 14:47
好东东，以前看英文的没看明白，这回有中文的了，赞一个
作者: lslsls000000 时间: 2007-9-8 21:24
实在感激不尽啊。。。
作者: wyouken 时间: 2007-10-14 23:04
看看
作者: bichun 时间: 2007-10-26 00:24
zan
作者: caopengly 时间: 2007-10-26 13:57
恩，这个在sdram的clk相位的计算中有帮助，一般在-20~-100，一般在-70左右。
作者: zmz1983 时间: 2007-10-28 12:39
good！
作者: hero_word 时间: 2007-11-10 09:02
好东东，以前看英文的没看明白，这回有中文的了，赞一个
作者: zlyhn 时间: 2007-11-21 13:46
顶以下
作者: nikki 时间: 2007-11-27 17:05
up哦
找了好久了呢,这里好东西真多``~~
作者: neoblw 时间: 2007-12-7 11:44
好东西啊，下来看看
作者: bhj1010 时间: 2007-12-7 16:35
hao
作者: huzh__2003 时间: 2008-7-6 22:11
下来看看
作者: jack4211 时间: 2008-7-10 17:36
感谢楼主
作者: air_clean 时间: 2009-3-18 18:00
感谢LZ分享...[em57]
作者: zzg1 时间: 2009-5-6 16:22
good
| 欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) |
Powered by Discuz! 7.0.0 |