Cadence设计系统公司与Mentor Graphics宣布他们将会让一种基于IEEE Std. 1800-2005 SystemVerilog标准的验证方法学标准化。开放式验证方法学(Open Verification Methodology, OVM)将会面向设计师和验证工程师带来一种不受工具约束的解决方案,促进数据的可移植性和可互用性。它实现了SystemVerilog的承诺,拥有基于验证IP(VIP)、事务处理级和RTL模型的可靠的互用性机制,并全面融合通常使用于产品流程的其它语言。该OVM将会包含一种强大的类库,并以源代码的格式提供。
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |