电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: [求助]在QuartusII中用Verilog HDL如何给寄存器赋初值 [打印本页]

作者: kikitty 时间: 2007-8-22 19:56 标题: [求助]在QuartusII中用Verilog HDL如何给寄存器赋初值

我刚学着设计FPGA，发现QuartusII里不能编译Verilog的initial语句，于是好多功能不知道如何实现了。

要怎么给寄存器赋初值呢？请指教，谢谢了。

[em09]

作者: kikitty 时间: 2007-8-22 20:18

搜索老帖，发现原来可以加个复位信号进行赋值。

还有其他思路吗？

作者: caopengly 时间: 2007-8-22 22:43

一般都是这个思路，个复位信号进行赋值。而且很好用。

因为FPGA配置完毕后会自动产生一个复位信号，init_done，一般在pin1.

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)