晚生刚学习FPGA编程,现要求把一个1G的信号输入FPGA芯片,输出成4个250M的信号,
如果芯片的最大速度为300M,那么能实现上述功能吗?还有就是请问现在最快的FPGA芯片
是什么,还有能解释一下QUARTUS 2 在complie 之后的 timing analyze 中的那个Actual 'clk'
是什么意思?
谢谢各位
你的这个问题不是那么简单的1G的频率很难。
你可以看看rapid io中的时间处理,它用一般的FPGA可以将频率达到几G去。
最快的FPGA在xilinx或altera中都有如altera中的t8就是最快的。
actual clk为时钟总线上的频率
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |