标题:
FPGA怎么加时序约束
[打印本页]
作者:
wangdimvp
时间:
2007-11-28 18:09
标题:
FPGA怎么加时序约束
FPGA怎么加时序约束
作者:
caopengly
时间:
2007-11-29 13:17
如果你是使用的quartus的话，最简单的方法就是在assignments里面的time wizarding里面就可以设定一些tsu，th等常用的时间和fmax等，你如果需要深入了解，可以看看altera的文档。
作者:
wangdimvp
时间:
2008-1-28 17:17
xiexie
作者:
caopengly
时间:
2008-1-30 11:14
如果是常规的数字电路设计，我们很多时候考虑的是fmax的设置。
提升fmax的值可以通过流水线设计等。
作者:
osxiong
时间:
2008-3-11 01:05
如果我用的是ISE呢
作者:
stone133
时间:
2008-3-11 11:20
如果你对约束语法比较熟悉，可以直接在ucf文件中进行约束。另外可以使用ise自带的constraints editor进行约束设置
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0
