电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 求教：怎么用VHDL语言来编一个16进制的计数器和一个16位的串入并出或并入串出的移位 [打印本页]

作者: internethero 时间: 2004-4-18 10:47 标题: 求教：怎么用VHDL语言来编一个16进制的计数器和一个16位的串入并出或并入串出的移位

求教：怎么用VHDL语言来编一个16进制的计数器和一个16位的串入并出或并入串出的移位寄存器，谢谢各位高手的指点！

作者: devilmuscleman 时间: 2004-4-18 10:47

在ise5.x中有language模版，直接就可以用！

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)