Board logo

标题: 在fifo设计中的问题 [打印本页]

作者: green_pine    时间: 2004-5-10 10:57

可能是rp,wp长度不匹配
作者: sandyfen    时间: 2004-5-11 22:36     标题: 在fifo设计中的问题

在fifo程序中出现下面问题 empty标志产生程序: PROCESS(clk,reset) BEGIN IF(reset='1')THEN in_empty<='1'; ELSIF(clk'EVENT AND clk='1')THEN IF(rp=wp-2 OR(rp=w-1 AND wp=1)OR (rp=wp-2 AND wp=0) AND (rd='0' AND wr='1')) THEN in_empty<='1'; ELSIF(in_empty='1' AND wr='0')THEN in_empty<='0'; END IF; END IF; END PROCESS; 编译的时候,出现长度不匹配。请问各位高手,此描述有问题吗?能告诉我如何修改吗? 本人不甚感激。 sandy_fen@126.com
作者: yaoyuanhappy    时间: 2004-5-11 22:36

同意二楼意见
你最好把前面的定义也帖出来大家帮你看看




欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) Powered by Discuz! 7.0.0