电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 求教：怎么用VHDL语言来编一个16位的串入并出移位寄存器!急急急！ [打印本页]

作者: boyfly 时间: 2004-5-25 18:30

有空给你编一个哦，说一下要求！

作者: yellowfall 时间: 2004-5-27 11:35

说说要求
shenjun@cast504.com

作者: zerg524 时间: 2004-5-29 09:33

编出来了能给一份小弟看么？谢谢！
zhangj521@hotmail.com

作者: xxxydnw 时间: 2004-5-31 10:35

你不妨用一下这个语句,在移位时钟的作用下，当16个移位时钟之后就可以输出reg了 reg<=in1 & reg(14 downto 0)

作者: internethero 时间: 2004-6-8 14:16 标题: 求教：怎么用VHDL语言来编一个16位的串入并出移位寄存器!急急急！

求教：怎么用VHDL语言来编一个16位的串入并出移位寄存器!急急急！

作者: zhangdage 时间: 2004-6-8 14:16

楼上说得很对

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)