标题: 【求助】数字锁相环的倍频电路研究（附资料） [打印本页]
作者: lonely_sky 时间: 2008-2-26 11:32 标题: 【求助】数字锁相环的倍频电路研究（附资料）
小弟是新手，现在打算用数字锁相环实现倍频电路，遇到一些问题，希望各位能给一些意见，附件中为用的一些资料，也希望对正要研究这方面的朋友有所帮助！
早些时候我是用CD4046加一个CD4060完成的倍频电路，现在我使用的是ALTERA的MAXPLUS2来开发，本来想用PLL模块的，但是调用出来之后发现"-1"的也不支持，可能是我选的版本太老了！
DPLL大体是用鉴相器，可预置模计数器，脉冲控制器和触发器组成.我现在的问题是脉冲控制器的模块设计不理想，脉冲控制器主要是在没有进位和错位信号时对输入时钟进行2分频，有进位信号时对其加半个时钟，错位信号则为减半个时钟。大体上是这样，但是我只有VERILOG源代码，转成VHDL之后我只能完成2分频？这点上我非常不理解！
最重要的问题是我对数字锁相环的输入和输出引脚功能特别费解，首先你需要一个高频脉冲送入计数器，脉冲控制器，但是这个高频脉冲是哪里来的？如果我有这个高频脉冲的话为什么还要倍频了？还是我从一开始就理解错了，数字锁相环是不能完成倍频电路的，希望各位高手能给些解释。
小弟是新手，再次感谢将我这么多问题看完，如果有正在研究这方面的朋友想一起探讨的话，可以联系我,EMAIL:lonely_sky1314@163.com
附件为一些资料和源代码，我对VERILOG语言不是很了解，最好是用VHDL的。谢！
附件中的脉冲RAR文件为脉冲控制器的源代码（未通过）和我根据源代码画的GDF文件（未通过）
j4wBVTFx.rar (4.66 KB)
附件: [【求助】数字锁相环的倍频电路研究（附资料）] vkUa2R3d.rar (2008-2-26 11:13, 164.43 KB) / 下载次数 539
http://bbs.eccn.com/attachment.php?aid=3580&k=7c68e620ca0fba6a78bd5d534069c5a7&t=1715917840&sid=UrmKIU
附件: [【求助】数字锁相环的倍频电路研究（附资料）] j4wBVTFx.rar (2008-2-26 11:18, 4.66 KB) / 下载次数 412
http://bbs.eccn.com/attachment.php?aid=3581&k=dfa640f2f1aff506b7b924314b9d4303&t=1715917840&sid=UrmKIU
作者: lonely_sky 时间: 2008-2-26 11:35
还有一个文件没传好~补上
iXKVRtg6.rar (164.43 KB)
附件: [【求助】数字锁相环的倍频电路研究（附资料）] iXKVRtg6.rar (2008-2-26 11:22, 164.43 KB) / 下载次数 461
http://bbs.eccn.com/attachment.php?aid=3582&k=d33ffbf9fad3a18a2eb4b1fdc271a961&t=1715917840&sid=UrmKIU
作者: lonely_sky 时间: 2008-2-27 23:37
各位大哥~给小弟点意见，谢谢了！
作者: justblue 时间: 2008-3-17 10:02
好像我下不了~[em03]
作者: flanix 时间: 2008-3-17 17:29
首先锁相环不是用来倍频的,一般数字锁相环是牺牲高频来锁定信号的频率与相位的.
作者: 小火龙 时间: 2008-3-18 16:46
正在学这个，谢谢楼主了
作者: shaojb2008 时间: 2008-3-18 17:03
谢谢楼主！！！！！！！！！！！[em01][em01][em01]
作者: shaojb2008 时间: 2008-3-18 17:05
还是下不了啊。。。[em06][em06][em06]
作者: lgy97313 时间: 2008-3-18 19:38
tinghao
作者: kaxinuo 时间: 2008-3-18 21:23
我要下载看看
作者: hsmq 时间: 2008-5-11 20:13
好难啊，我们正在做这个。
| 欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) |
Powered by Discuz! 7.0.0 |