Board logo

标题: CPLD的时钟非要用外部时钟吗?不能直接接晶振? [打印本页]

作者: mpb3698    时间: 2008-3-4 12:34     标题: CPLD的时钟非要用外部时钟吗?不能直接接晶振?

本人现在想做个CPLD的板子,但时钟不知道该怎么接,选用的片子为EPM7128S,

CPLD的时钟非要用外部时钟吗?不能直接接晶振?

INPUT/OE1

INPUT/OE2/GCLK2

INPUT/GLCRn

INPUT/GCLK1

这四个引脚改怎么接,做什么用?看他的datasheet也看不明白,麻烦大虾指教!


作者: stone133    时间: 2008-3-4 13:31

晶振的作用就是产生外部时钟。可以使用gclk1或者gclk2引入时钟。


作者: flanix    时间: 2008-3-6 09:01

如果你只是做组合电路,可以不需要晶振或是接入时钟

但是做时序电路则一定要接晶振或是接入时钟.


作者: mpb3698    时间: 2008-3-6 16:53

谢谢你们的回答!

可能是我没表达清楚,我买了一个CPLD的开发板,他们的片子(EPM7128S)的时钟是由一个单片机输出提供的,我是想问我不用其他的控制芯片提供,像单片机的的晶振接法一样,自己在gclk1和gclk2来接个晶振可不可以?

谢谢!


作者: stone133    时间: 2008-3-6 17:16

可以。

其实你想要做的才是正儿八经的接法。


作者: 用户    时间: 2008-3-7 14:32

7128太老了,用MAXII,可以接晶振
作者: 171795276    时间: 2009-1-12 10:12

这四个时钟它们有什么区别呢 到底要接多少个时钟引脚 如果接两个时钟或者四个那我就得用两个或者四个晶振么?谢谢






欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) Powered by Discuz! 7.0.0