Board logo

标题: 有谁用verilog写过T测速法的程序吗? [打印本页]

作者: sunjie19840522    时间: 2008-3-15 18:39     标题: 有谁用verilog写过T测速法的程序吗?

如题,用高频脉冲时间测两个速度脉冲的周期时,总是时序上不对,大家有谁用过,参考一下好吗?

我想用一个50M频率的clk来测量两个速度脉冲之间的周期,在一个速度上升沿到来的时候,开始对clk计数,数clk来的数量,就可以知道一个完整速度脉冲的总时间了,就是这样一个思想,用速度脉冲来控制计数器的开始与清零。


作者: hxxfff    时间: 2008-3-25 23:54

你可以用待测信号触发T触发器把频率减少一半得到中间信号,然后数中间信号高电平时的高速脉冲个数就知道周期了.中间信号为低电平的时候计数器清空.






欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) Powered by Discuz! 7.0.0