电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 请问关于DCM的问题 [打印本页]

作者: sunjie19840522 时间: 2008-3-29 15:53 标题: 请问关于DCM的问题

我今天加了一个级联的DCM模块，Cascading in Series with two DCM spv9.1i,但是仿真的时候，只有第一个DCM有输出，第二个没有任何反应，我输入时钟设为50M，因为第二个它要求要大于32M，所以第一个时钟我用1.5除的，clk_dv是第二个模块的输入，第二个DCM也是缩小倍数，缩小16倍，为什么没有输出呢？仿真波形如附件中所示

谢谢

[em03]

[此贴子已经被作者于2008-3-29 16:17:18编辑过]

图片附件: [请问关于DCM的问题] jZpKZ3aT.bmp (2008-3-29 16:03, 331.11 KB) / 下载次数 524
http://bbs.eccn.com/attachment.php?aid=3906&k=bdf3a7036ad63b1bd7dffbcf87e8b531&t=1732332906&sid=pn6UfU

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)