标题: vhdl&verilog 问题 [打印本页]
作者: zhuzhuqing 时间: 2008-4-7 16:46 标题: vhdl&verilog 问题
请问vhdl 和verilog学哪个好点？
作者: stone133 时间: 2008-4-7 17:58
vhdl严谨点，verilog用的人多些，它更接近c语言，不能说谁好谁坏，学习的时候看周围的人吧，身边有个前辈指点学起来事半功倍；
作者: flanix 时间: 2008-4-9 10:04
楼上说的有道理,语言不重要,关键是你的算法与思想.
| 欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) |
Powered by Discuz! 7.0.0 |