大虾,帮帮忙,小M在此谢过~~
我是用FPGA来控制9858的时序的,但是对于写信号的时序很不清楚,输入了时钟,但是SYNCLK的出去不是8分频,还是默认状态,9858内部2分频被打开了.即16分频了,我怀疑控制字根本没写进去,但是不知道怎么解决
还有那个fud信号到底是什么时候发啊?
GGJJ,哪位有VHDL写的程序,可否给小M参考下,我的邮箱:comeonly@sohu.com
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |