电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: [求助]时钟问题 [打印本页]

作者: help02034025 时间: 2006-5-11 18:43 标题: [求助]时钟问题

void initial_pll (void)
{

REFDV=0x01; //内部系统时钟为 48MHZ，总线时钟为24MHZ

SYNR =0x02;
while (!(CRGFLG & 0x08)) //等待时钟频率已稳定锁相环频率已锁定
   {
   }
   CLKSEL=0x80;        //选定所相环时钟

   FCLKDIV=0x49;       //使FLASH 和 EEPROM 的擦除操作工作频率在200HZ左右
   ECLKDIV=0x49;

}

仿真的时候CLOCK FREQUENCY SETUP 显示为

OSCIALLTOR 16M

CLOCK 1.5

CPU FREQUENCY 24M

为什么 CPU FREQUENCY 不为48M？

作者: strongchen 时间: 2006-5-12 09:28

CPU FREQUENCY 就是总线时钟。

作者: help02034025 时间: 2006-5-12 14:37

谢谢 strongchen !
再请问一下系统时钟怎么看？

作者: dreamcatcher 时间: 2006-5-31 15:45

The Core Clock signal is the clock for the CPU.
Core Clock＝SYSCLK
bus clock=SYSCLK/2
不知道理解的对不对？

作者: zhudongpo 时间: 2006-6-1 09:47

如搂主那样设置后
SCI baud rate = SCI bus clock / (16 * SCIBR[12:0])
Baud Rate = Bus clock / BaudRateDivisor
中的
SCI bus clock=24Mhz
Bus clock=24Mhz
这样理解对吗？
麻烦版主给详细说明一下，P、E、T时钟在不使用pll时和外部晶振的关系，使用pll之后呢

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)