电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: [求助]关于系统时钟频率的问题 [打印本页]

作者: skyboy 时间: 2007-5-24 00:34 标题: [求助]关于系统时钟频率的问题

关于系统时钟频率的问题
以下时我对PWM 0号通道输出的初始化代码：
PWME=0;
PWMPRCLK=0x66; /*预分频系数64*/
PWMCLK=0;/*选择时钟源A */
PWMPOL=0;/*初时输出0 */
PWMCAE=0;/*左对齐方式 */
PWMPER0=0xff;
PWMDTY0=0X80;
PWME_PWME0=1;
请问版主当我BUS CLOCK 为16MHZ时，为什么我通过示波器得到的PWM频率是490HZ ,而我计算得到的是它的两倍，是不是在计算任何一个模块之前BUS CLOCK 都要先除以2啊？而且当我加上
SYNR=0x02;
REFDV=0x01; //选择BUS CLOCK=24MHZ (MC9S12DG128 )
时，PWM频率依旧没变,似乎BUS CLOCK仍是16MHZ ，没变过来啊？请版主能帮我解答一下谢谢啊

作者: Eric0927 时间: 2007-5-24 09:10

若在锁相环里美誉设置，那么BUS CLOCK的频率等于晶振频率的一半，若有设置，那么就有公式计算得到BUSCLK了。我只知道这些，等版主上班了再给你详细的解答！

作者: strongchen 时间: 2007-5-24 10:19

在缺省状态下，总线频率为外部时钟频率的1/2。当PLL开启后，必须通过CLKSEL寄存器的PLLSEL位来选择总线频率的时钟源。如果选择PLL输出，则总线频率也是PLL输出频率的1/2。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)