电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: s12dg128的最高时钟频率问题 [打印本页]

作者: panpan123 时间: 2007-11-29 10:29 标题: s12dg128的最高时钟频率问题

请问，s12dg128的最高pll频率是不是48M，那总线时钟是不是最高到24M，E时钟的频率应该等于总线时钟频率吧？

作者: strongchen 时间: 2007-11-29 10:51

对的。实际上PLL的最高输出为50M。

作者: panpan123 时间: 2007-11-29 19:33

嗯，谢啦

作者: fengpc 时间: 2007-12-7 23:07

实际上DG128最高能稳定工作的总线频率大约在40M左右,对应的核心频率应该就是80M了

作者: panpan123 时间: 2007-12-8 10:10

哦，试试看，我最多超到64Mpll，总线频率32M，好像没什么事

作者: 毛毛虫 时间: 2007-12-9 14:29

请问，你们用的PLL电容是多大？

作者: BHLT123 时间: 2007-12-21 10:01

请教斑竹，我的时钟初始化程序如下：
void ClockInit(void)
{
SYNR=9 ;
REFDV=3;
PLLCTL_AUTO=1 ;
PLLCTL_PLLON=1;
while(!CRGFLG_LOCK)
{
}
CLKSEL_PLLSEL=1;
}

调试的时候发现程序死在while(!CRGFLG_LOCK)语句，请问，哪些原因会导致这种情况？

作者: strongchen 时间: 2007-12-21 11:52

看看时钟频率是否在允许的范围之内。如果是，那很可能是外部时钟信号有问题。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)