请教：VHDL语言有用吗？哪些方面用到VHDL语言。

这个是硬件描述语言，用于数字电路设计的，比如芯片设计、FPGA设计等

是非常有用的语言。

在DSP，ASIC，IPcore，FPGA等方面广泛使用，不过现在verilog有代替vhdl的趋势。