标题: altera 的cyclone 系列的pll输入时钟有限制吗？ [打印本页]
作者: zzzccczzz 时间: 2008-4-17 14:11 标题: altera 的cyclone 系列的pll输入时钟有限制吗？
请问altera 的cyclone 系列的pll中，输入clk的频率有什么限制没有？最低时钟频率是多少？能输入2.048MHz吗？
谢谢了！
作者: caopengly 时间: 2008-4-17 18:58
输入时钟有限制，要使用pll，clk必须大约16M。而且pll不能分频
作者: lnxkxx 时间: 2008-4-19 22:46
那要是想分频应该用什么ip核啊？？[em06][em06]
作者: fishmin2005 时间: 2008-4-21 12:29
haha
| 欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) |
Powered by Discuz! 7.0.0 |