[此贴子已经被作者于2008-5-7 18:42:01编辑过]

我看了下楼主的设计分析，觉得没有问题啊。。

vhdl语言是数字电路描述用的，是逻辑电路的设计语言，当然可以设计出需要的时序了，

但是具体的设计，楼主还得下功夫啊。

题目：
设计16路数显报警器
1、设计16路数显报警器，16路中某一路断开时（可用高低电平表示断开和接通），用十进制数显示该路的编号，并发出声音信号；
2、报警时间持续10s;
3、当多路报警时，要有优先级，并将低优先级的报警存储，处理高优先级报警后，再处理之（附加）。

这个好做吗？？