电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 有谁用verilog HDL做过数字闹钟，可不可以指点一下，谢谢了！ [打印本页]

作者: higildedzest 时间: 2008-5-12 21:40 标题: 有谁用verilog HDL做过数字闹钟，可不可以指点一下，谢谢了！

老师说要做一个数字闹钟。我不知道从那下手，请教高人指点一下。谢谢了！
还有问一个比较弱智的问题，用verilog写的test bench 在quartus2软件中能够编译得到波形文件吗？是不是只能在其他的仿真环境中才能这样啊？谢谢各位大侠了。

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)