电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: [求助][原创]VHDL语言设计中的错误 [打印本页]

作者: sunhua 时间: 2008-5-16 16:48 标题: [求助][原创]VHDL语言设计中的错误

我在用VHDL语言编写程序的时候，编译时没有错误，但在Creat Defaut Symbol的时候有一个错误：Prevent further processing．请各位高手指点啊！急用，谢谢～～～～～～～

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)