标题:
FPGA时序约束
[打印本页]
作者:
dadong
时间:
2008-5-26 16:42
标题:
FPGA时序约束
请各位兄弟姐妹,能否告诉我,关于 FPGA 时序约束的是怎么一回事情吗>?我现在一头的污水？不明白怎么一回事。我是在 quartus 中开发的！ 是不是时序约束是为了解决由于延迟而带来的问题啊？？
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0
