电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: niosII中的pll [打印本页]

作者: chunlei9924 时间: 2008-6-21 20:09 标题: niosII中的pll

由一片用niosII嵌入cpu内核的fpga系统中，其时钟系统怎么用好呢，大家讨论一下，
pll是放在cpu中，然后生成的各时钟给各部cpu和cpu外部的其它部分用；
还是把pll放在cpu外部，然后产生的时钟给cpu用？

这两种方式对系统的性能有什么影响没？

作者: caopengly 时间: 2008-6-23 22:11

是这样的，pll里面配置的时候有e口，这个口是专门对外输出的pin，c口是fpga里面使用的口。当然有人将c口输出，不过我做过实验，e口输出的波形要比c口对外的波形好得多。当然一片有pll的sopc中，pll不管你怎么使用都不会放在cpu里，只是配置的时候好看就是在sopc里面加，其实都是一样的。

作者: chunlei9924 时间: 2008-6-24 17:06

噢，是这样的，谢谢了，

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)