电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: 请问在SOPC中如何分析SDRAM的移相 [打印本页]

作者: huzh__2003 时间: 2008-7-6 22:22 标题: 请问在SOPC中如何分析SDRAM的移相

我是一个菜鸟，在使用nios2中配置了pll为SDRAM提供时钟信号，可在板上用的时候总是出问题，在网上查了很多，可能是pll相位设置不对，请问大侠我该如何计算SDRAM的相位呢，谢谢！

作者: caopengly 时间: 2008-7-7 20:58

SDRAM和Nios II连接的典型电路框图如下图所示。SDRAM和System使用同一个PLL输出时钟，可以保证System Clock和SDRAM Clock的相对抖动比较小。外部晶振的时钟送入PLL，然后由PLL产生两个同频的时钟一个供给Nios II系统使用，另一个供给SDRAM使用。（把PLL设置成Zero Buffer Mode可以比较方便地控制SDRAM Clock和输入时钟Extern Clock的相位关系。）Nios II系统中的SDRAM控制器和SDRAM通过双向数据线以及其它的单向控制线和SDRAM相连。

图片点击可在新窗口打开查看

图片点击可在新窗口打开查看 nios和sdram的相位计算：http://bbs.eccn.com/ecbbs/dispbbs.asp?BoardID=9&ID=36114&replyID=&skin=1

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)