电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛

标题: verilog编译时出错：EVENT INTEGER REAL REALTIME REG TIME AUTOMATIC IDENT STRING [打印本页]

作者: fightinmyway 时间: 2008-9-28 13:21 标题: verilog编译时出错：EVENT INTEGER REAL REALTIME REG TIME AUTOMATIC IDENT STRING

请各位大侠指教：verilog编译时提示：EVENT INTEGER REAL REALTIME REG TIME AUTOMATIC IDENT STRING是什么原因啊！多谢！

欢迎光临电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)