Board logo

标题: verilogA中怎么遍历一个bus信号? [打印本页]

作者: sharpmental    时间: 2008-12-7 22:14     标题: verilogA中怎么遍历一个bus信号?

模块里有个bus输出。 叫data_out[31:0]

我是否可以用

integer i;

for(i=0;i<31;i=i+1)

data_out<+xxxxx;

这种形式来访问?


作者: zcllom    时间: 2008-12-8 19:38

你用的是什么编译器?






欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) Powered by Discuz! 7.0.0