有模版的,不过我还是帮你下哈
LIBRARY ieee;
USE ieee.std_logic_1164.all;
LIBRARY lpm;
USE lpm.lpm_components.all;
ENTITY register24bit IS
PORT(D :IN STD_LOGIC_VECTOR(23 DOWNTO 0);
Clk,Clrn,Enable :IN STD_LOGIC;
Q :OUT STD_LOGIC_VECTOR(23 DOWNTO 0)
);
END register24bit;
ARCHITECTURE a OF register24bit IS
BEGIN
r: lpm_ff
GENERIC MAP(LPM_WIDTH => 24)
PORT MAP (DATA => D, ENABLE=>Enable, CLOCK =>Clk, ACLR =>Clrn, Q => Q);
END a;
这是24位的。
您说的应该是个RAM而不是一般的位寄存器。
进入quartus2的模板里找找
谢谢 你啦
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/) | Powered by Discuz! 7.0.0 |