我用的晶振是16M的，已经用PLL将总线频率提升了三倍；（程序在下面）

仍有一些疑问想请教高手：

一、倍频后PLLCLK=48M,系统时钟(SYSCLK)是不是就是内核时钟(CoreCLK)？内核时钟(CoreCLK)就是PLLCLK了吧？BUSCLK为24M了吧？如果没有用PLL倍频，CoreCLK是不是就是16M？BUSCLK是不是就是8M？

二、倍频后，精确延时程序怎么计算？怎么编写？

void MCU_Init(void)
{

DISABLE_INTERRUPTS;

RTICTL=0x00;
CLKSEL&=0x7F;

PLLCTL&=0xBF;
SYNR=0x02;

REFDV=0x01;
PLLCTL|=(1<<6);
while(!CRGFLG_LOCK);

CLKSEL|=(1<<7);

ENABLE_INTERRUPTS;
}

9S12总线频率最高为25M，你怎么提高三倍？