标题:
求助！我的modelsim怎么看不到输出信号？？
[打印本页]
作者:
lishuang880913
时间:
2009-7-11 16:09
标题:
求助！我的modelsim怎么看不到输出信号？？
恳请高手指点。在ise10.1里编的vhdl程序，不知道为什么，用modelsim仿真的时候，经常看不到输出的信号。（也找不到它在哪里），不知道谁遇到过这种情况？能否帮忙解决？不胜感激！！！！！
作者:
KelvinZ
时间:
2009-8-19 17:30
1.逻辑被优化掉了
2.信号没有赋初始值，编译器会有些错误。
这个现象描述的太笼统了。或者贴段代码上来。
欢迎光临 电子技术论坛_中国专业的电子工程师学习交流社区-中电网技术论坛 (http://bbs.eccn.com/)
Powered by Discuz! 7.0.0
