首页
|
新闻
|
新品
|
文库
|
方案
|
视频
|
下载
|
商城
|
开发板
|
数据中心
|
座谈新版
|
培训
|
工具
|
博客
|
论坛
|
百科
|
GEC
|
活动
|
主题月
|
电子展
注册
登录
论坛
博客
搜索
帮助
导航
默认风格
uchome
discuz6
GreenM
»
综合设计
»
示波器技术
» [博客大赛]我的compression毕设3-sopc软硬件开发流程
返回列表
回复
发帖
发新话题
发布投票
发布悬赏
发布辩论
发布活动
发布视频
发布商品
[博客大赛]我的compression毕设3-sopc软硬件开发流程
发短消息
加为好友
wxg1988
当前离线
UID
856476
帖子
3055
精华
0
积分
1528
阅读权限
70
在线时间
146 小时
注册时间
2011-10-5
最后登录
2014-6-11
金牌会员
UID
856476
1
#
打印
字体大小:
t
T
wxg1988
发表于 2013-8-8 07:40
|
只看该作者
[博客大赛]我的compression毕设3-sopc软硬件开发流程
博客
,
开发
硬件部分:
一:用户自定义设计好之后,将其按照
Avalon
总线规范进行封装,添加到系统中,如下,添加新的
component
,即你的世设计
添加完你的
component
,在
tools-options
下指定你的设计的路径,防止下一次打开后找不到你的设计
二:将你需要的
IP
添加到你的系统中,部分
IP
是设计好的,部分可能需要你自己进行设计,共同的特点是需要
Avalon
总线封装。
IP
添加完之后,为每个模块分配基地址和中断,这些都是自动的,一般没有必要进行修改。
分配完之后点击
generate
即可产生你的
Nios II
系统了。。这个过程比较长,主要会产生很多硬件信息,为下面的软硬件设计做准备。
三:新建一个
bdf
文件,将生成的硬件电路图加入其中,添加输入输出管脚及其他模块,如锁相环等,
分配管脚,每个开发板在买的时候可能都会提供一个管脚配置文件,只需按照相应的名称命名然后自动导入即可,
最后综合,时序分析。。硬件部分完成。
收藏
分享
评分
回复
引用
订阅
TOP
返回列表
电商论坛
Pine A64
资料下载
方案分享
FAQ
行业应用
消费电子
便携式设备
医疗电子
汽车电子
工业控制
热门技术
智能可穿戴
3D打印
智能家居
综合设计
示波器技术
存储器
电子制造
计算机和外设
软件开发
分立器件
传感器技术
无源元件
资料共享
PCB综合技术
综合技术交流
EDA
MCU 单片机技术
ST MCU
Freescale MCU
NXP MCU
新唐 MCU
MIPS
X86
ARM
PowerPC
DSP技术
嵌入式技术
FPGA/CPLD可编程逻辑
模拟电路
数字电路
富士通半导体FRAM 铁电存储器“免费样片”使用心得
电源与功率管理
LED技术
测试测量
通信技术
3G
无线技术
微波在线
综合交流区
职场驿站
活动专区
在线座谈交流区
紧缺人才培训课程交流区
意见和建议