首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

如何根据verilog文件转换成逻辑图？

注册会员

Rank: 2

UID
149027 
性别
男 
1#
打印
tT
phoeix发表于 2007-4-20 23:31 | 只看该作者

如何根据verilog文件转换成逻辑图？

verilog, 逻辑, 文件

我现在有一个已经完成的verilog 文件，请问一下quartus II 中有没有一种功能可以直接将该文件的内容转换成相应的逻辑图？谢谢！

[此贴子已经被作者于2007-4-20 23:31:51编辑过]

收藏 分享 评分
回复 引用

订阅 TOP

论坛元老

Rank: 8Rank: 8

UID
79720 
性别
男 
2#
kzw发表于 2007-4-23 17:28 | 只看该作者
呵呵，当然有了，你就在file菜单里面有一个把文件综合成图的选项。
在交流中前进，共同实现nios的应用。
回复 引用

TOP

注册会员

Rank: 2

UID
149027 
性别
男 
3#
phoeix发表于 2007-5-2 21:34 | 只看该作者
谢谢两位的回答，请问是 convert programming files这一项吗，我就看着这有点像，不过不知道里面的哪一项是转换成逻辑图，希望再指点一下[em04]
回复 引用

TOP

返回列表