主要方法：
（1）加大线间距，减小平行长度，必要时采用jog 方式布线。
（2）高速信号线在满足条件的情况下，加入端接匹配可以减小或消除反射，从而减小串扰。
（3）对于微带传输线和带状传输线，将走线高度限制在高于地线平面范围要求以内， 可以显著减小串扰。
（4）在布线空间允许的条件下，在串扰较严重的两条线之间插入一条地线， 可以起到隔离的作用，从而减小串扰。传统的PCB 设计由于缺乏高速分析和仿真指导，信号的质量无法得到保证，而且大部分问题必须等到制版测试后才能发现。 这大大降低了设计的效率， 提高了成本， 在激烈的市场竞争下显然是不利的。 于是针对高速 PCB 设计，业界人士提出了一种新的设计思路，成为"自上而下"的设计方法，经过多方面的方针分析和优化， 避免了绝大部分可能产生的问题，节省了大量的时间，确保满足工程预算，产生高质量的印制板，避免繁琐而高耗的测试检错等。利用差分线传输数字信号就是高速数字电路中控制破坏信号完整性因素的一项有效措施。 在印制电路板上的差分线， 等效于工作在准 TEM 模的差分的微波集成传输线对，其中，位于 PCB 顶层或底层的差分线等效于耦合微带线， 位于多层PCB 内层的差分线，等效于宽边耦合带状线。 数字信号在差分线上传输时是奇模传输方式， 即正负两路信号的相位差是 180°， 而噪声以共模的方式在一对差分线上耦合出现， 在接受器中正负两路的电压或电流相减， 从而可以获得信号消除共模噪声。 而差分线对的低压幅或电流驱动输出实现了高速集成低功耗的要求。
随着电子技术的不断发展， 了解信号完整性理论， 进而指导和验证高速 PCB 的设计是一件刻不容缓的事情。 本文总结的一些经验可以帮助高速电路 PCB 设计者缩短开周期， 避免走不必要的弯路，节省人力物力。 设计者要在实际的工作中不断研究和探索，不断积累经验，结合新的技术才能设计出性能优良的高速PCB 电路板。 |
