首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

如何去除信号上升沿和下降沿过程中的毛刺?

如何去除信号上升沿和下降沿过程中的毛刺?

   在做整流电路控制角产生电路时,同步信号经过过零比较器后就进入max7064slc44-10,在不就这个CPLD时,过零比较器的输出是标准的方波,上升沿过程没出现震荡,但接上CPLD时,过零比较器的输出的方波的上升沿和下降沿过程都出现震荡(大概有4us左右),请问如何去除上升沿和下降沿的震荡?

   CPLD中是组合逻辑电路。

这是我用来测试的原理图,也出现了这种问题

a3X3shwa.bmp


可不可以用QQ来交流啊?这样太慢了。我的QQ:286853440

[此贴子已经被作者于2007-8-31 14:34:14编辑过]

“(大概有4us左右)”这个4us是指的震荡时间吗?

这么长的时间内,你的毛刺的周期大致是多少。

根据这个周期,才能选择低通滤波器。比如过一个加D触发器,三态门 ,光耦,加电容,等等。

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm
4us是指时间,毛刺的周期很短,主要集中在上升沿跟下降沿过程中间到最后的时间短里,是高频,能不能在CPLD中加点程序来消除啊?板子已经做好了,所以不好加以改动

“4us是指时间,毛刺的周期很短,主要集中在上升沿跟下降沿过程中间到最后的时间短里,是高频,能不能在CPLD中加点程序来消除啊?”

可以,你所“毛刺的周期很短,是高频”,你可以加一个D触发器,D触发器的速度大约为5-6ns,所以可以滤除100M以上的波形。

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm
毛刺 he 中间过程的不确定过程怎么区分  ?

你把图发上来分析一下。

“第一次传图片,不知道方法,希望前辈教一下怎么传图片?”

点:编辑-》浏览-》然后上传图片,上传了会有个类似链接的东西,发表后就是图片了。


[此贴子已经被caopengly于2007-8-31 12:38:21编辑过]

x1ifqf9k.bmp (275.54 KB)

x1ifqf9k.bmp

“毛刺产生的原因”

这就很多了,可以是模拟的干扰,如电源,分布电容电感等。

数字逻辑的:竞争冒险,等

你可以加同步信号,低通滤波等。把你的示意图发上来看看。

这个版主不太冷 =========================== 我的中电网博客:http://blog.chinaecnet.com/u/20/index.htm
返回列表