首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展

» FPGA/CPLD可编程逻辑 » 学什么更有优势?Verilog VS VHDL

返回列表回复发帖

学什么更有优势?Verilog VS VHDL

注册会员

Rank: 2

UID: 120156
性别: 男

1^#

字体大小: tT

xiaotongmu发表于 2005-8-18 15:50 | 只看该作者

学什么更有优势?Verilog VS VHDL

VHDL, Verilog, 优势

??

收藏分享评分

回复引用

注册会员

Rank: 2

UID: 118703
性别: 男

2^#

swarm发表于 2005-8-19 16:39 | 只看该作者

各有千秋
Verilog 容易掌握，有C基础很容易，VHDL语法严格，系统级的比较好了
个人感觉是都学，没有好与次的，看用场在那里了

回复引用