首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

[推荐]IP核的使用,建议大家都学习一下!

[推荐]IP核的使用,建议大家都学习一下!

IP核的使用

设计者可以使用ALTERA 的MAX+PLUS软件的Mega Wizard Plug-In Manage来产生Megafunction.
以缩短设计周期.

下述产生Megafunction的具体过程.

想看更多的东西?来我的博客,精彩多多! http://blog.eccn.com/u/bjxiong/index.htm

单击"file"菜单下"MegaWizard Plug-In Manage"项

J06ZF04q.jpg


想看更多的东西?来我的博客,精彩多多! http://blog.eccn.com/u/bjxiong/index.htm

第一次创建时选Creat a new...]

 

2tNzZ065.jpg
想看更多的东西?来我的博客,精彩多多! http://blog.eccn.com/u/bjxiong/index.htm

选择创建类型(LPM_FIFO)产生的文件类型(VHDL)和文件名称(xj_fifo)]

 

nu9qxCNI.jpg
想看更多的东西?来我的博客,精彩多多! http://blog.eccn.com/u/bjxiong/index.htm

单击“next”

JnQuxEph.jpg


想看更多的东西?来我的博客,精彩多多! http://blog.eccn.com/u/bjxiong/index.htm

选择的宽度(8)深度(256),选择fifo的读写时钟关系(异步)单击“next”如图5所示

GQ9kQEa6.jpg


想看更多的东西?来我的博客,精彩多多! http://blog.eccn.com/u/bjxiong/index.htm

选择输出控制信号(empty)和(full)和异步清零信号,单击“next”

jEtj66co.jpg


想看更多的东西?来我的博客,精彩多多! http://blog.eccn.com/u/bjxiong/index.htm

单击“next

 

I4T3Xx46.jpg
想看更多的东西?来我的博客,精彩多多! http://blog.eccn.com/u/bjxiong/index.htm

单击“next”

2Ht2s5t2.jpg


想看更多的东西?来我的博客,精彩多多! http://blog.eccn.com/u/bjxiong/index.htm
设计者此时可以在MAX+PLUS中查看产生的文件,具体内容如下
xj_fifo.inc

FUNCTION xj_fifo
(
        data[7..0],
        wrreq,
        rdreq,
        rdclock,
        wrclock,
        aclr
)

RETURNS (
        q[7..0],
        rdempty,
        wrfull
);xj_fifo.inc文件描述了输入和输出管脚。
想看更多的东西?来我的博客,精彩多多! http://blog.eccn.com/u/bjxiong/index.htm
xj_fifo.cmp
component xj_fifo
        PORT
        (
                data                : IN STD_LOGIC_VECTOR (7 DOWNTO 0);
                wrreq                : IN STD_LOGIC ;
                rdreq                : IN STD_LOGIC ;
                rdclock                : IN STD_LOGIC ;
                wrclock                : IN STD_LOGIC ;
                aclr                : IN STD_LOGIC  := '0';
                q                : OUT STD_LOGIC_VECTOR (7 DOWNTO 0);
                rdempty                : OUT STD_LOGIC ;
                wrfull                : OUT STD_LOGIC
        );
end component;
其中声明了元件xj_fifo。可以在设计作为元件xj_fifo被其他设计所调用,用来产生相应的逻辑动能。
想看更多的东西?来我的博客,精彩多多! http://blog.eccn.com/u/bjxiong/index.htm

t2p6zmLp.jpg


上传完毕,大家觉得好的支持一下!

想看更多的东西?来我的博客,精彩多多! http://blog.eccn.com/u/bjxiong/index.htm
在一个新的设计层次当中使用模块xj_fifo.
zk2JE5VS.jpg
想看更多的东西?来我的博客,精彩多多! http://blog.eccn.com/u/bjxiong/index.htm

那么,在QuartersII中应如何实现呢?

[em09]
赞搂主。
在交流中前进,共同实现nios的应用。
返回列表