ARM9（S3C2440）钟表与定时器 定时器, 晶体管, 开关

yuyang911220

ARM9（S3C2440）时钟与定时器
　　      时钟概念
　　一、时钟脉冲：一个按一定电压幅度，一定时间间隔连续发出的脉冲信号。
　　二、时钟频率：单位时间（如一秒）内产生的时钟脉冲个数。
　　
　　时钟作用
　　时钟信号时时序逻辑（如一些芯片要一定的延时时间才能工作）的基础，它用于决定逻辑单元中的状态何时更新。数字芯片中众多的晶体管都工作在开关状态，他们的导通和关断动作无不是按照时钟信号的节奏进行的。
　　（1）时钟产生-----晶振
　　优点：性能稳定，频率稳定，准确。
　　缺点：频率仅由晶体决定，通常是特定晶体被制成客户所需要的振荡器，导致成本，周期较长，不利于快速上市，而且难以获得非标准的频率。
　　（2）时钟产生-----PLL
　　PLL(锁相环)合成器是一种更为复杂的系统时钟源。通用PLL合成器需要一个外部晶体并包含一个能够对晶体的特定频率加倍或分频的集成锁相环（PLL）电路。
　　
　　S3C2440有两个PLL:MPLL与UPLL.
　　(1)、UPLL专用于USB设备。
　　(2)、MPLL用于CPU及其他外围器件。
　　通过MPLL会产生三个部分的时钟频率：FCLK,HCLK,PCLK.
　　FCLK用于CPU核，HCLK用于AHB(Advanced High-performance Bus:常用语高速外设)，PCLK用于APB(Advanced Peripheral Bus:常用语低速外设)总线的设备（比如UART）.
　　
　　（1）、上电几毫秒后，（按下复位键（可以不需要这一步，系统自动复位）），外部晶振输出稳定，FCLK=外部晶振频率（12MHZ），nRESET信号恢复高电平后，
　　CPU开始执行命令。
　　（2）、在设置MPLL几个寄存器后，需要等待一段时间（Lock Time）,MPLL的输出才稳定。在这段时间内，FCLK停止震动，CPU停止工作。Lock Tine的长短
　　由寄存 器LOCKTIME设定。
　　（3）、Lock Time之后，MPLL输出正常，CPU工作在新的FCLK（如400MHZ）下。
　　       寄存器
　　S3C2440的时钟频率寄存器：
　　（1）、LOCKTIME寄存器
　　（2）、MPLLCON寄存器
　　（3）、CLKDIVN寄存器
　　
　　      MPLLCON
　　
　　  该寄存器用于设置FCLK与Fin (如我们的外部晶振为12MHz,那么Fin就是12MHz) 的倍数。公式如下：
　　    MPLL(FCLK) = ( 2*m*Fin ) / (p * 2^s)
　　   其中：m=MDIV+8 ,   p=PDIV+2, s=SDIV
　　    CLKDIVN
　　
　　该寄存器用于设置FCLK,HCLK,PCLK三者之间的比例。
　　定时器