首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

verilog vhdl混合编程

verilog vhdl混合编程

绝大多数的FPGA综合工具允许设计者创建一个包含VHDL和Verilog文件的工程。混合的VHDL和Verilog被限制只用于设计单元例化。一个VHDL设计可以例化一个Verilog模块,一个Verilog模块可以例化一个VHDL实体。

由于VHDL和Verilog有不同的特性,因此在创建包含有VHDL和Verilog混合描述的工程时应该遵循一下的规则:
   区分大小写
   如何在一个Verilog设计内例化一个VHDL设计单元
   如何在一个VHDL设计中例化一个Verilog模块
   允许的数据类型
   如何使用类属和参数
继承事业,薪火相传
返回列表