首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

比较ADC的孔径延迟

比较ADC的孔径延迟

在通信设计和数据采集等一些应用中,比较多路模数转换器(ADC)之间的孔径延迟非常重要,必须对其进行测量。这些规范也许能在数据手册中找到,但多数生产厂商只列出了典型值,并非最坏的情况。在具有多路转换器的相位敏感系统中,需要一种测量方法提取每一被测器件(DUT)的孔径延迟数据,因为之后的校准和调整都需要这些数据。
这里介绍一种可重复的测试方法,应用捕获的快速付立叶变换(FFT)数据确定DUT和控制单元之间的孔径延迟匹配情况。该方法需要共享同一采样时钟和输入信号源的两块评估板,计算机利用两块同步数据采集板对ADC的输出采样,使用MathCAD软件分析采集到的数据。
孔径延迟是指在保持命令发出之后到ADC采样保持放大器(SHA)完全打开采样开关所需的时间,即ADC采样发出命令到采样实际开始的时间。有效孔径延迟时间te 包括孔径延迟和SHA中模拟、数字传输延迟的影响,其值可正可负。图1为有效孔径延迟时间的示意图。
孔径抖动
孔径抖动(或称孔径误差)是指采样与采样之间孔径延迟时间的变化,起因是调制系统时钟相位时的噪声,通过对内部ADC时钟抖动和外部采样时钟抖动进行和方根(root-sum-square)计算得到孔径抖动。如果要求测量准确,数据采样系统必须要有极低的相位噪声。随着模拟输入斜率(dV/dt)的增加,孔径抖动也增大。一般来讲,使用输入频率为MHz级的ADC时,时钟抖动应为亚皮秒级。图2是孔径抖动结果。
目前的孔径延迟测量方法
以前,大家熟悉的是用模拟信号源触发的时钟源来测量孔径延迟,用时钟源的偏移调节功能“移动”采样时钟,同时用示波器进行观察。有时需要首先调节采样时钟,直到ADC的输出等于中值与偏移量的和(对于12位转换器,中值是十进制2048),然后测量示波器模拟输入信道50%边沿和采样时钟之间的差值。这种方法非常繁琐,而且不可重复,原因是示波器在进行亚纳秒测量以及人眼对示波器判断时能力有限。
另外,除非整个测试系统完美匹配,否则反射也会影响测量精确度。探针容易引入额外的误差和负载问题,因场效应管(FET)对于电路具有较小的容性阻抗,在进行此类测量时为首选。多套探针应交替使用,并重复测量以排除由探针造成的误差。最后一点是触发电缆必须是特定长度,依测试设备、模拟输入和采样时钟频率而定。
多数测试平台在进行ADC性能测试时采用计算机控制的采样数据采集系统,这些系统使用LabView、Visual Basic或定制的内部软件。在评估ADC的交流特性时,一般使用FFT进行频率分析。
但如果使用MathCAD,就可容易下载FFT数据,并提取相位和振幅信息。图3和下列公式示出如何在时域测量两路模拟信号的相位q。
q=(td/T)×360° (1)
或 td=(q×T)/ 360° (2)
T是信号周期,td=t1-t2为孔径延迟。
孔径延迟新测量方法
下面将要介绍的方法,在得到FFT数据中的相位信息后可以计算孔径延迟。在式(1)中T=1/fa,fa为模拟输入信号的频率。将△q代入式(2),即可得到两个独立ADC的孔径延迟差值。
需要注意的是,由于孔径延迟代表采样时钟边沿和模拟输入实际被采样之间的时间差,而ADC内部逻辑电路和模拟输入延迟差值非零,因此孔径延迟还和模拟输入信号与转换频谱之间的相位差有关。
例如可使用两个ADC,一个作为基准,另一作为DUT,将基准ADC焊接于一个评估板,在另一评估板装一插槽,以方便随时插、卸DUT。图4是具体的测试方案,两个ADC评估板使用相同的时钟和信号源。另外匹配电缆和连接器长度都很短,在评估板上,所有采样时钟驱动电路都已被拆掉。数据采集板有2n位,与控制器件和DUT相同,注意要将一些数据采集线接到一起,以便同时采集数据,如何连接依不同系统而变,但对于每一个ADC,系统采集数据时,都要保证在相同的时钟边沿。
软件界定
在FFT数据采集软件得到两组数据后,MathCAD中的FFT子程序可提供一种简便的方法对两组数据进行比较。图5a和图5b是从控制ADC(A数据组)和DUT(B数据组)得到的512点FFT结果。由下式可得到两个数据组的相位差,图5c是结果。
△phasej=[(phase_FFT_Aj)-(phase_FFT_Bj)] ×180°/p (3)
从式(2)和(3)可以计算孔径延迟变化,如式(4)。
Delayj=(△phasej/360°) ×[(max/2-min/2)/(j×Encode_rate/2)]
(4)
图5d是两个数据组之间逐点的延迟展示,但我们的目的是基本的测试频率。图5e是展宽的基频峰值曲线,从中可以看出峰值点位于474,把该值应用到图5d或式(4)得到孔径延迟差值为136.5ps。
结果
图6是5个部件的孔径延迟随电源和温度的变化情况,在此测试中包括了一个12位、65Msample/s的ADC。+5V的模拟电源和+3.3V的数字电源在偏离其标称值±5%范围内变化,温度变化范围是-10~+70℃,随电源和温度变化的最大差值是140ps。
上述方法准确并可重复,对同一器件、在同等实验条件下采集得到的数据误差在±3ps。由于每次测试DUT都需要掉电并再插入插槽,上述误差可能是寄生触点造成的。本实验中曾尝试延长FFT以减小误差,但效果并不理想。
这里介绍的方法可适于多种应用,如I/Q调制、同时更新存储缓冲(simultaneous-update-memory-buffering)和相控阵天线等,这些应用都涉及多个通道,需要对两个或两个以上ADC进行跟踪比较。■


图1有效孔径延迟时间示意图

图2孔径抖动结果

图3 在时域测量的两路信号相位差示意图

图4 孔径延迟测量方案示意图

图5 MathCAD子程序对控制ADC和DUT的比较a)FFT的幅值b)相位;c) 相位差;d) 孔径延迟;e)基频峰值。

图6 5个部件的孔径延迟随电源和温度的变化曲线
山不在高,有仙则名;水不在深,有龙则灵。
返回列表