首页 | 新闻 | 新品 | 文库 | 方案 | 视频 | 下载 | 商城 | 开发板 | 数据中心 | 座谈新版 | 培训 | 工具 | 博客 | 论坛 | 百科 | GEC | 活动 | 主题月 | 电子展
返回列表 回复 发帖

数字电路上下拉电阻

数字电路上下拉电阻

什么是上拉电阻?
答:上拉电阻一般是一端接电源,一端接芯片管脚的电路中的电阻上拉就是将不确定的信号通过一个电阻钳位在高电平,电阻同时起限流作用。
什么是下拉电阻?


答:下拉电阻一般是指一端接芯片管脚一端接地的电阻。
上下拉电阻的主要作用是什么?
答:在电路驱动器关闭时给线路(节点)以一个固定的电平。因为数字逻辑电路中有高电平、低电平、高阻态三种状态,低电平的电压范围为0~0.25V,表示0,高电平的电压范围为3.5~5V,表示1,高阻态(电压无限大,超过0~5V),表示不确定。当电路中出现高阻态时,而这时人们不希望存在高阻态,这时就会使用上拉电阻或下拉电阻来给引脚一个稳定的电平。
返回列表